文章阐述了关于数码时钟硬件电路设计,以及数码时钟硬件电路设计方案的信息,欢迎批评指正。
对于图4-6所示数字钟电路,若要进一步 简化电路还可以利用子电路嵌套功能将虚线框内电路转换为更高一级的子电路,我们将子电路命名为CLOCK,用高一级子电路表示的数字钟电路如图4-7所示。今后在设计用到数字钟作单元电路的系统时可直接引用该电路,使系统得到简化。
用74LS160的数字钟电路图如下:用电路元件符号表示电路连接的图,叫电路图。电路图是人们为研究、工程规划的需要,用物理电学标准化的符号绘制的一种表示各元器件组成及器件关系的原理布局图。由电路图可以得知组件间的工作原理,为分析性能、安装电子、电器产品提供规划方案。
时计数器为二十四进制,当开始计数时,个位按十进制计数,当计到23时,这时再来一个脉冲,应该回到“零”。所以,这里必须使个位既能完成十进制计数,又能在高低位满足“23”这一数字后,时计数器清零,图中***用了十位的“2”和个位的“4”相与非后再清零。
结构图如下:电子钟是一个将“ 时”,“分”,“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时,显示满刻度为23时59分59秒,具有校时功能和报时功能。因此,一个基本的数字钟电路主要由译码显示器、“时”,“分”,“秒”计数器、校时电路、报时电路和振荡器组成。
如图所示:主要突出计数和进位,略去预置和校时,及简化了七段码显示电路。
BCD 码—七段码译码器,我们用它来驱动数码管。校时电路的设计和制作,也可以用秒脉冲直接连接分进位端,时进位端,对分和时进行调整。总的设计电路图 制作完成后的实物演示 看组图数字的变化,证明制作成功 9 另外说明电源的制作,不是本经验的重点,可自行设计制作,下面附上我做的电源。
、利用CPU的定时器定时,设计一个电子时钟,使七段数码管输出记时值,格式如下:XX XX 由左向右分别为:时、分秒由8个发光二极管实现利用蜂鸣器实现整点报时功能秒表实现 硬件电路实验连线板上已经接好,无需另外接线。①数码管段对应P0口。数码管位由ULN2003(U11)驱动,对应的4个IO口为P4-P7。
MCS-51的引脚说明:MCS-51系列单片机中的8038051及8751均***用40Pin封装的双列直接DIP结构,右图是它们的引脚配置,40个引脚中,正电源和地线两根,外置石英振荡器的时钟线两根,4组8位共32个I/O口,中断口线与P3口线复用。
图数字电子钟结构图秒钟、分钟计时电路的设计利用集成十进制递增计数器(74160)和带主译码器的七段显示数码管组成的数字钟电路。计数器74160的功能真值表如图2所示。根据计数器74160的功能表真值表,利用两片74160组成的同步六十进制递增计数器如图3示,其中个位计数器(CL)接成十进制形式。
四.单元电路设计,参数计算和器件选择:时钟发生单元 时钟发生器可以***用石英晶体震荡产生100HZ时钟信号,也可以用555定时器构成的多谐振荡器,555定时器是一种性能较好的时钟源,切构造简单,***用555定时器构成的多谐振荡器做为电子秒表的输入脉冲源。
1、可调时钟模块:秒、分、时分别为60、60和24进制计数器。用两片74LS290做一个二十四进制, 输入计数脉冲CP加在CLKA’端,把QA与与CPLB’从外部连接起来,电路将对CP按照8421BCD码进行异步加法计数。通过反馈端,控制清零端清零,其中个位接成二进制形式,十位接成四进制形式。
2、设计内容及设计方案(一)设计内容要求设计一个有“时”、“分”、“秒”(23小时59分59秒)显示且有校时功能的电子钟。用中小规模集成电路组成电子钟,并在实验箱上进行组装、调试。画出框图和逻辑电路图。4 、功能扩展:(1)闹钟系统(2)整点报时。
3、其中主体电路完成数字钟的基本功能,扩展电路完成数字钟的扩展功能。论文安排如下: 绪论 阐述研究电子钟所具有的现实意义。 设计内容及设计方案 论述电子钟的具体设计方案及设计要求。
4、题目一:数字式电子钟的设计简要说明:利用数字电路的理论和知识进行设计,一般应具有时分秒计时功能,同时可以进行时间的调整;定点报时等。
5、即环形振荡器,原理是闭合回路中延时的负反馈,你看有三个反相器(最右边反相器不算),假设开始输入为高,则反相器们有这么个过程:高-低-高-低,第四个低反馈到第一个高本应是负反馈,但我们知道反相器是有延迟的,反相器这么接有放大作用,接入rc是为了振荡频率可控。
关于数码时钟硬件电路设计和数码时钟硬件电路设计方案的介绍到此就结束了,感谢你花时间阅读本站内容,更多关于数码时钟硬件电路设计方案、数码时钟硬件电路设计的信息别忘了在本站搜索。
上一篇
数码相机拍摄时间怎么设置
下一篇
数码视觉设计