数字显示译码器功能

接下来为大家讲解数码显示译码电路设计，以及数字显示译码器功能涉及的相关信息，愿对你有所帮助。

简述信息一览：

• 1、用VHDL语言设计一个共阴极七段数码管的译码电路,急求大神解答,高分求助...
• 2、用两片74LS90设计24进制计数器,用数码显示输出,求图
• 3、七段显示器和七段译码器的连接电路是怎样的啊
• 4、如何用VHDL语言设计一个七段显示译码器电路?
• 5、要求:可以定时,显示现在定时的时间,可以倒计时,能帮我做出详细电路吗...

用VHDL语言设计一个共阴极七段数码管的译码电路,急求大神解答,高分求助...

1、基本功能：（1） 同时供8名选手比赛，分别用8个按钮S0 ~ S7表示。（2）设置一个系统清除和抢答控制开关S，该开关由主持人控制。（3）抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，扬声器发出声响提示，并在七段数码管上显示选手号码。

用两片74LS90设计24进制计数器,用数码显示输出,求图

LS90就是十进制计数器，可以做十位，个位计数器。而要解决是问题是个位向十位进位，逢24回零，实现24进制计数，最大数是23。

使用与非门或其他逻辑门电路来实现上述清零条件。具体来说，当第二片74LS90的QA为0，QB为1，且第一片74LS90的QA为0，QB为1，QC为1，QD为0时，输出清零信号。译码输出显示：使用74LS47七段译码器将计数器的BCD码输出转换为适合数码管显示的逻辑信号。

两片74LS90制成24进制 第一片是高位即十位，第二片是低位即个位。第一片的1接第一片的12，第一片的9接第二片的8，再从第二片的8接到第一片的2和3 ，同时第二片的2和3也接到第一片的2上。第一片的11接第二片的14，第二片的1接第二片的1最后将第二片的6和7接地。

七段显示器和七段译码器的连接电路是怎样的啊

1、就流行的七段共阳LED显示器来说，显示器公共端接5V电源，各段经1k限流电阻接七段译码器的输出端。附图是七段共阳LED显示器与74LS47型显示译码器的两种连接电路。因为计算机输出的是BCD码，要想在数码管上显示十进制数，就必须先把BCD码转换成7段字型数码管所要求的代码。

2、七段显示译码器将BCD码转换为七段显示码，实现数字的显示。其中，7448是一款常见的七段显示译码器集成电路，通过调整LT的值，可以控制是否显示0。实现6位BCD码译码并显示的电路图如下，详细操作可参考相关资料。驱动液晶显示器的关键在于使用异或门。

3、七段显示译码器可以将BCD码转换为七段显示码。 作用 七段显示译码器的主要作用是将输入的BCD码转换为对应的七段显示码，从而驱动七段数码管或七段LCD显示相应的数字。 七段显示译码器集成电路 7448是一种常见的七段显示译码器集成电路。

如何用VHDL语言设计一个七段显示译码器电路?

首先，定义了必要的库和使用IEEE的STD_LOGIC_1164和STD_LOGIC_UNSIGNED包。接下来，定义了一个名为CL的实体，它包含一个4位输入的BCD码和一个6位的7段显示码输出。

用VHDL语言设计一个七段显示译码器电路，要求输出信号为高电平有效， 能驱动共阴极数码管。

多余的赋值语句：问题：在VHDL中，如果在case语句或其他条件语句的最后一个分支后添加了不必要的赋值语句，这可能会导致编译器报错，特别是当该赋值已经由前面的分支覆盖时。解决方案：检查并移除所有不必要的else分支或赋值语句。确保每个可能的输入情况都已被前面的分支正确处理。

SEVYM为七段译码显示驱动电路，可以将频率计数的结果译成能在数码管上显示相对应的***数字，便于读取测量的结果。为了实现系统功能，测频控制信号发生器TESTCTL、计数器CNT锁存器REG32B存在一个工作时序的问题，设计时需要综合考虑。图3给出了系统的工作时序。

首先，我们定义了所需的库和使用标准逻辑包，这在VHDL中是必要的。接着，我们定义了一个实体ls138，它有输入A（3位）、使能信号SSS3和输出信号Y（8位）。在架构ls138_arch中，我们首先声明了一个信号s用于存储使能信号的组合。然后，我们使用了一个进程来处理输入A和信号S。

设计一个倒计时计数器，能够实时在LCD上显示秒表计时值，时钟信号为50MHz，***用同步电路模式。初始计时设定为25秒，通过TA和TB两个输入信号可以进行0到99秒的倒计时设置。QA和QB两个输出信号将倒计时值送入译码器进行显示。在VHDL代码中，首先定义了两个4位的信号DA和DB，用于存储倒计时值。

要求:可以定时,显示现在定时的时间,可以倒计时,能帮我做出详细电路吗...

1、该电路包括秒时基电路、预置电路、计时译码显示电路、音响提示电路以及定时输出电路5部分组成。（1）时基电路。主要由高精度时基集成电路BH1908组成。在本电路中，选用1s、1min、1h 3挡作为定时时基。当振荡起／停控制端En为低电平时，振荡器起振，为高电平时，振荡器停振。R为复位端，接高电平时内部分频器清零。

2、将作为十位的计数器输入端置为0011而将个位的输入端置为0000。将两片74LS192的置数端连出来与开关B相连，开关B控制置数端与高电平还是低电平，从而实现当30倒计时到00时，通过手动操作开关B而可以重新开始倒计时。

3、抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如30秒）。当主持人启动开始键后，定时器进行减计时，同时扬声器发出短暂的声响，声响持续的时间0.5秒左右。参赛选手在设定的时间内进行抢抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。

4、电路图中的拨码开关用于选择不同的倒计时时间，范围从5分钟到50分钟。； 开始按钮（K1）用于启动倒计时，停止按钮（K2）用于停止倒计时。； 当定时器未开始时，连接在P0口的LED灯保持常亮状态。； 在倒计时过程中，LED灯会闪烁以指示时间的流逝。

5、当计时器递减计时到零（即定时时间到）时，显示器上显示00，同时发出光电报警信号。秒脉冲发生器产生的信号是电路的时钟脉冲和定时标准，但本设计对此信号要求并不是太高，电路***用555集成电路或由TTL与非门组成的多谐振荡器的构成。译码显示电路用74LS48和共阴极七段LED显示器组成。

6、电路组成 电路由秒脉冲发生器、计数器、译码器、显示电路、报警电路和辅助控制电路五部分组成，见右图。其整机电路如下图所示，印制板电路如左图所示。秒脉冲发生器 秒脉冲产生电路由555定时嚣和外接元件RRC构成多谐振荡器。输出脉冲的频率为：经过计算得到f≈1Hz即1秒。

关于数码显示译码电路设计，以及数字显示译码器功能的相关信息分享结束，感谢你的耐心阅读，希望对你有所帮助。